arm64: dts: Add AMD Pensando Elba SoC support
Add AMD Pensando common and Elba SoC specific device nodes Signed-off-by: Brad Larson <blarson@amd.com> Link: https://lore.kernel.org/r/20230925195610.47971-5-blarson@amd.com Signed-off-by: Arnd Bergmann <arnd@arndb.de>
This commit is contained in:
Brad Larson
Arnd Bergmann
parent
b0292fd8be
commit
34dc1baba2
|
|
@ -1,2 +1,3 @@
|
|||
# SPDX-License-Identifier: GPL-2.0
|
||||
dtb-$(CONFIG_ARCH_PENSANDO) += elba-asic.dtb
|
||||
dtb-$(CONFIG_ARCH_SEATTLE) += amd-overdrive-rev-b0.dtb amd-overdrive-rev-b1.dtb
|
||||
|
|
|
|||
|
|
@ -0,0 +1,197 @@
|
|||
// SPDX-License-Identifier: (GPL-2.0-only or BSD-2-Clause)
|
||||
/*
|
||||
* Copyright 2020-2023 Advanced Micro Devices, Inc.
|
||||
*/
|
||||
|
||||
/ {
|
||||
cpus {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
cpu-map {
|
||||
cluster0 {
|
||||
core0 { cpu = <&cpu0>; };
|
||||
core1 { cpu = <&cpu1>; };
|
||||
core2 { cpu = <&cpu2>; };
|
||||
core3 { cpu = <&cpu3>; };
|
||||
};
|
||||
|
||||
cluster1 {
|
||||
core0 { cpu = <&cpu4>; };
|
||||
core1 { cpu = <&cpu5>; };
|
||||
core2 { cpu = <&cpu6>; };
|
||||
core3 { cpu = <&cpu7>; };
|
||||
};
|
||||
|
||||
cluster2 {
|
||||
core0 { cpu = <&cpu8>; };
|
||||
core1 { cpu = <&cpu9>; };
|
||||
core2 { cpu = <&cpu10>; };
|
||||
core3 { cpu = <&cpu11>; };
|
||||
};
|
||||
|
||||
cluster3 {
|
||||
core0 { cpu = <&cpu12>; };
|
||||
core1 { cpu = <&cpu13>; };
|
||||
core2 { cpu = <&cpu14>; };
|
||||
core3 { cpu = <&cpu15>; };
|
||||
};
|
||||
};
|
||||
|
||||
/* CLUSTER 0 */
|
||||
cpu0: cpu@0 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu1: cpu@1 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x1>;
|
||||
next-level-cache = <&l2_0>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu2: cpu@2 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x2>;
|
||||
next-level-cache = <&l2_0>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu3: cpu@3 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x3>;
|
||||
next-level-cache = <&l2_0>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
l2_0: l2-cache0 {
|
||||
compatible = "cache";
|
||||
cache-unified;
|
||||
cache-level = <2>;
|
||||
};
|
||||
|
||||
/* CLUSTER 1 */
|
||||
cpu4: cpu@100 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x100>;
|
||||
next-level-cache = <&l2_1>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu5: cpu@101 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x101>;
|
||||
next-level-cache = <&l2_1>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu6: cpu@102 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x102>;
|
||||
next-level-cache = <&l2_1>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu7: cpu@103 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x103>;
|
||||
next-level-cache = <&l2_1>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
l2_1: l2-cache1 {
|
||||
compatible = "cache";
|
||||
cache-unified;
|
||||
cache-level = <2>;
|
||||
};
|
||||
|
||||
/* CLUSTER 2 */
|
||||
cpu8: cpu@200 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x200>;
|
||||
next-level-cache = <&l2_2>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu9: cpu@201 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x201>;
|
||||
next-level-cache = <&l2_2>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu10: cpu@202 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x202>;
|
||||
next-level-cache = <&l2_2>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu11: cpu@203 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x203>;
|
||||
next-level-cache = <&l2_2>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
l2_2: l2-cache2 {
|
||||
compatible = "cache";
|
||||
cache-unified;
|
||||
cache-level = <2>;
|
||||
};
|
||||
|
||||
/* CLUSTER 3 */
|
||||
cpu12: cpu@300 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x300>;
|
||||
next-level-cache = <&l2_3>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu13: cpu@301 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x301>;
|
||||
next-level-cache = <&l2_3>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu14: cpu@302 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x302>;
|
||||
next-level-cache = <&l2_3>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
cpu15: cpu@303 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x303>;
|
||||
next-level-cache = <&l2_3>;
|
||||
enable-method = "psci";
|
||||
};
|
||||
|
||||
l2_3: l2-cache3 {
|
||||
compatible = "cache";
|
||||
cache-unified;
|
||||
cache-level = <2>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -0,0 +1,70 @@
|
|||
// SPDX-License-Identifier: (GPL-2.0-only or BSD-2-Clause)
|
||||
/*
|
||||
* Copyright 2020-2022 Advanced Micro Devices, Inc.
|
||||
*/
|
||||
|
||||
&ahb_clk {
|
||||
clock-frequency = <400000000>;
|
||||
};
|
||||
|
||||
&emmc_clk {
|
||||
clock-frequency = <200000000>;
|
||||
};
|
||||
|
||||
&flash_clk {
|
||||
clock-frequency = <400000000>;
|
||||
};
|
||||
|
||||
&ref_clk {
|
||||
clock-frequency = <156250000>;
|
||||
};
|
||||
|
||||
&qspi {
|
||||
status = "okay";
|
||||
|
||||
flash0: flash@0 {
|
||||
compatible = "jedec,spi-nor";
|
||||
reg = <0>;
|
||||
spi-max-frequency = <40000000>;
|
||||
spi-rx-bus-width = <2>;
|
||||
m25p,fast-read;
|
||||
cdns,read-delay = <0>;
|
||||
cdns,tshsl-ns = <0>;
|
||||
cdns,tsd2d-ns = <0>;
|
||||
cdns,tchsh-ns = <0>;
|
||||
cdns,tslch-ns = <0>;
|
||||
};
|
||||
};
|
||||
|
||||
&gpio0 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&emmc {
|
||||
bus-width = <8>;
|
||||
cap-mmc-hw-reset;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&wdt0 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&i2c0 {
|
||||
clock-frequency = <100000>;
|
||||
status = "okay";
|
||||
|
||||
rtc@51 {
|
||||
compatible = "nxp,pcf85263";
|
||||
reg = <0x51>;
|
||||
};
|
||||
};
|
||||
|
||||
&spi0 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
num-cs = <4>;
|
||||
cs-gpios = <0>, <0>, <&porta 1 GPIO_ACTIVE_LOW>,
|
||||
<&porta 7 GPIO_ACTIVE_LOW>;
|
||||
status = "okay";
|
||||
};
|
||||
|
|
@ -0,0 +1,28 @@
|
|||
// SPDX-License-Identifier: (GPL-2.0-only or BSD-2-Clause)
|
||||
/*
|
||||
* Device Tree file for AMD Pensando Elba Board.
|
||||
*
|
||||
* Copyright 2020-2022 Advanced Micro Devices, Inc.
|
||||
*/
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#include "elba.dtsi"
|
||||
#include "elba-16core.dtsi"
|
||||
#include "elba-asic-common.dtsi"
|
||||
#include "elba-flash-parts.dtsi"
|
||||
|
||||
/ {
|
||||
model = "AMD Pensando Elba Board";
|
||||
compatible = "amd,pensando-elba-ortano", "amd,pensando-elba";
|
||||
|
||||
aliases {
|
||||
serial0 = &uart0;
|
||||
spi0 = &spi0;
|
||||
spi1 = &qspi;
|
||||
};
|
||||
|
||||
chosen {
|
||||
stdout-path = "serial0:115200n8";
|
||||
};
|
||||
};
|
||||
|
|
@ -0,0 +1,117 @@
|
|||
// SPDX-License-Identifier: (GPL-2.0-only or BSD-2-Clause)
|
||||
/*
|
||||
* Copyright 2020-2023 Advanced Micro Devices, Inc.
|
||||
*/
|
||||
|
||||
&flash0 {
|
||||
partitions {
|
||||
compatible = "fixed-partitions";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
partition@0 {
|
||||
label = "rsvd";
|
||||
reg = <0x0 0x10000>;
|
||||
read-only;
|
||||
};
|
||||
|
||||
partition@10000 {
|
||||
label = "flash";
|
||||
reg = <0x10000 0xfff0000>;
|
||||
};
|
||||
|
||||
partition@f0000 {
|
||||
label = "golduenv";
|
||||
reg = <0xf0000 0x10000>;
|
||||
};
|
||||
|
||||
partition@100000 {
|
||||
label = "boot0";
|
||||
reg = <0x100000 0x80000>;
|
||||
};
|
||||
|
||||
partition@180000 {
|
||||
label = "golduboot";
|
||||
reg = <0x180000 0x200000>;
|
||||
};
|
||||
|
||||
partition@380000 {
|
||||
label = "brdcfg0";
|
||||
reg = <0x380000 0x10000>;
|
||||
};
|
||||
|
||||
partition@390000 {
|
||||
label = "brdcfg1";
|
||||
reg = <0x390000 0x10000>;
|
||||
};
|
||||
|
||||
partition@400000 {
|
||||
label = "goldfw";
|
||||
reg = <0x400000 0x3c00000>;
|
||||
};
|
||||
|
||||
partition@4010000 {
|
||||
label = "fwmap";
|
||||
reg = <0x4010000 0x20000>;
|
||||
};
|
||||
|
||||
partition@4030000 {
|
||||
label = "fwsel";
|
||||
reg = <0x4030000 0x20000>;
|
||||
};
|
||||
|
||||
partition@4090000 {
|
||||
label = "bootlog";
|
||||
reg = <0x4090000 0x20000>;
|
||||
};
|
||||
|
||||
partition@40b0000 {
|
||||
label = "panicbuf";
|
||||
reg = <0x40b0000 0x20000>;
|
||||
};
|
||||
|
||||
partition@40d0000 {
|
||||
label = "uservars";
|
||||
reg = <0x40d0000 0x20000>;
|
||||
};
|
||||
|
||||
partition@4200000 {
|
||||
label = "uboota";
|
||||
reg = <0x4200000 0x400000>;
|
||||
};
|
||||
|
||||
partition@4600000 {
|
||||
label = "ubootb";
|
||||
reg = <0x4600000 0x400000>;
|
||||
};
|
||||
|
||||
partition@4a00000 {
|
||||
label = "mainfwa";
|
||||
reg = <0x4a00000 0x1000000>;
|
||||
};
|
||||
|
||||
partition@5a00000 {
|
||||
label = "mainfwb";
|
||||
reg = <0x5a00000 0x1000000>;
|
||||
};
|
||||
|
||||
partition@6a00000 {
|
||||
label = "diaguboot";
|
||||
reg = <0x6a00000 0x400000>;
|
||||
};
|
||||
|
||||
partition@6e00000 {
|
||||
label = "spare";
|
||||
reg = <0x6e00000 0x1200000>;
|
||||
};
|
||||
|
||||
partition@8000000 {
|
||||
label = "diagfw";
|
||||
reg = <0x8000000 0x7fe0000>;
|
||||
};
|
||||
|
||||
partition@ffe0000 {
|
||||
label = "ubootenv";
|
||||
reg = <0xffe0000 0x10000>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -0,0 +1,191 @@
|
|||
// SPDX-License-Identifier: (GPL-2.0-only or BSD-2-Clause)
|
||||
/*
|
||||
* Copyright 2020-2022 Advanced Micro Devices, Inc.
|
||||
*/
|
||||
|
||||
#include <dt-bindings/gpio/gpio.h>
|
||||
#include "dt-bindings/interrupt-controller/arm-gic.h"
|
||||
|
||||
/ {
|
||||
model = "Elba ASIC Board";
|
||||
compatible = "amd,pensando-elba";
|
||||
interrupt-parent = <&gic>;
|
||||
#address-cells = <2>;
|
||||
#size-cells = <2>;
|
||||
|
||||
dma-coherent;
|
||||
|
||||
ahb_clk: oscillator0 {
|
||||
compatible = "fixed-clock";
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
emmc_clk: oscillator2 {
|
||||
compatible = "fixed-clock";
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
flash_clk: oscillator3 {
|
||||
compatible = "fixed-clock";
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
ref_clk: oscillator4 {
|
||||
compatible = "fixed-clock";
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
psci {
|
||||
compatible = "arm,psci-0.2";
|
||||
method = "smc";
|
||||
};
|
||||
|
||||
timer {
|
||||
compatible = "arm,armv8-timer";
|
||||
interrupts = <GIC_PPI 13 IRQ_TYPE_LEVEL_LOW>,
|
||||
<GIC_PPI 14 IRQ_TYPE_LEVEL_LOW>,
|
||||
<GIC_PPI 11 IRQ_TYPE_LEVEL_LOW>,
|
||||
<GIC_PPI 10 IRQ_TYPE_LEVEL_LOW>;
|
||||
};
|
||||
|
||||
pmu {
|
||||
compatible = "arm,cortex-a72-pmu";
|
||||
interrupts = <GIC_PPI 7 IRQ_TYPE_LEVEL_LOW>;
|
||||
};
|
||||
|
||||
soc: soc {
|
||||
compatible = "simple-bus";
|
||||
#address-cells = <2>;
|
||||
#size-cells = <2>;
|
||||
ranges;
|
||||
|
||||
i2c0: i2c@400 {
|
||||
compatible = "snps,designware-i2c";
|
||||
reg = <0x0 0x400 0x0 0x100>;
|
||||
clocks = <&ahb_clk>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
i2c-sda-hold-time-ns = <480>;
|
||||
interrupts = <GIC_SPI 4 IRQ_TYPE_LEVEL_HIGH>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
wdt0: watchdog@1400 {
|
||||
compatible = "snps,dw-wdt";
|
||||
reg = <0x0 0x1400 0x0 0x100>;
|
||||
clocks = <&ahb_clk>;
|
||||
interrupts = <GIC_SPI 10 IRQ_TYPE_LEVEL_HIGH>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
qspi: spi@2400 {
|
||||
compatible = "amd,pensando-elba-qspi", "cdns,qspi-nor";
|
||||
reg = <0x0 0x2400 0x0 0x400>,
|
||||
<0x0 0x7fff0000 0x0 0x1000>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
interrupts = <GIC_SPI 0 IRQ_TYPE_LEVEL_HIGH>;
|
||||
clocks = <&flash_clk>;
|
||||
cdns,fifo-depth = <1024>;
|
||||
cdns,fifo-width = <4>;
|
||||
cdns,trigger-address = <0x7fff0000>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
spi0: spi@2800 {
|
||||
compatible = "amd,pensando-elba-spi";
|
||||
reg = <0x0 0x2800 0x0 0x100>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
amd,pensando-elba-syscon = <&syscon>;
|
||||
clocks = <&ahb_clk>;
|
||||
interrupts = <GIC_SPI 9 IRQ_TYPE_LEVEL_HIGH>;
|
||||
num-cs = <2>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
gpio0: gpio@4000 {
|
||||
compatible = "snps,dw-apb-gpio";
|
||||
reg = <0x0 0x4000 0x0 0x78>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
status = "disabled";
|
||||
|
||||
porta: gpio-port@0 {
|
||||
compatible = "snps,dw-apb-gpio-port";
|
||||
reg = <0>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
ngpios = <8>;
|
||||
interrupts = <GIC_SPI 1 IRQ_TYPE_LEVEL_HIGH>;
|
||||
interrupt-controller;
|
||||
interrupt-parent = <&gic>;
|
||||
#interrupt-cells = <2>;
|
||||
};
|
||||
|
||||
portb: gpio-port@1 {
|
||||
compatible = "snps,dw-apb-gpio-port";
|
||||
reg = <1>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
ngpios = <8>;
|
||||
};
|
||||
};
|
||||
|
||||
uart0: serial@4800 {
|
||||
compatible = "ns16550a";
|
||||
reg = <0x0 0x4800 0x0 0x100>;
|
||||
clocks = <&ref_clk>;
|
||||
interrupts = <GIC_SPI 2 IRQ_TYPE_LEVEL_HIGH>;
|
||||
reg-shift = <2>;
|
||||
reg-io-width = <4>;
|
||||
};
|
||||
|
||||
gic: interrupt-controller@800000 {
|
||||
compatible = "arm,gic-v3";
|
||||
reg = <0x0 0x800000 0x0 0x200000>, /* GICD */
|
||||
<0x0 0xa00000 0x0 0x200000>, /* GICR */
|
||||
<0x0 0x60000000 0x0 0x2000>, /* GICC */
|
||||
<0x0 0x60010000 0x0 0x1000>, /* GICH */
|
||||
<0x0 0x60020000 0x0 0x2000>; /* GICV */
|
||||
#address-cells = <2>;
|
||||
#size-cells = <2>;
|
||||
#interrupt-cells = <3>;
|
||||
ranges;
|
||||
interrupt-controller;
|
||||
interrupts = <GIC_PPI 9 IRQ_TYPE_LEVEL_HIGH>;
|
||||
|
||||
/*
|
||||
* Elba specific pre-ITS is enabled using the
|
||||
* existing property socionext,synquacer-pre-its
|
||||
*/
|
||||
gic_its: msi-controller@820000 {
|
||||
compatible = "arm,gic-v3-its";
|
||||
reg = <0x0 0x820000 0x0 0x10000>;
|
||||
msi-controller;
|
||||
#msi-cells = <1>;
|
||||
socionext,synquacer-pre-its =
|
||||
<0xc00000 0x1000000>;
|
||||
};
|
||||
};
|
||||
|
||||
emmc: mmc@30440000 {
|
||||
compatible = "amd,pensando-elba-sd4hc", "cdns,sd4hc";
|
||||
reg = <0x0 0x30440000 0x0 0x10000>,
|
||||
<0x0 0x30480044 0x0 0x4>; /* byte-lane ctrl */
|
||||
clocks = <&emmc_clk>;
|
||||
interrupts = <GIC_SPI 26 IRQ_TYPE_LEVEL_HIGH>;
|
||||
cdns,phy-input-delay-sd-highspeed = <0x4>;
|
||||
cdns,phy-input-delay-legacy = <0x4>;
|
||||
cdns,phy-input-delay-sd-uhs-sdr50 = <0x6>;
|
||||
cdns,phy-input-delay-sd-uhs-ddr50 = <0x16>;
|
||||
mmc-ddr-1_8v;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
syscon: syscon@307c0000 {
|
||||
compatible = "amd,pensando-elba-syscon", "syscon";
|
||||
reg = <0x0 0x307c0000 0x0 0x3000>;
|
||||
};
|
||||
};
|
||||
};
|
||||
Loading…
Reference in New Issue