mirror of
https://git.kernel.org/pub/scm/linux/kernel/git/stable/linux.git
synced 2024-08-21 16:29:59 +00:00
[ARM] 5025/2: fix collie cpu initialisation
collie.h: * add some meaningfull names to some gpios collie.c: * initialize cpu registers correctly Signed-off-by: Thomas Kunze <thommycheck@gmx.de> Signed-off-by: Russell King <rmk+kernel@arm.linux.org.uk>
This commit is contained in:
parent
78b58e549a
commit
864d0ec9db
2 changed files with 22 additions and 16 deletions
|
@ -225,26 +225,28 @@ static void __init collie_init(void)
|
|||
int ret = 0;
|
||||
|
||||
/* cpu initialize */
|
||||
GAFR = ( GPIO_SSP_TXD | \
|
||||
GPIO_SSP_SCLK | GPIO_SSP_SFRM | GPIO_SSP_CLK | GPIO_TIC_ACK | \
|
||||
GPIO_32_768kHz );
|
||||
GAFR = GPIO_SSP_TXD | GPIO_SSP_SCLK | GPIO_SSP_SFRM | GPIO_SSP_CLK |
|
||||
GPIO_MCP_CLK | GPIO_32_768kHz;
|
||||
|
||||
GPDR = ( GPIO_LDD8 | GPIO_LDD9 | GPIO_LDD10 | GPIO_LDD11 | GPIO_LDD12 | \
|
||||
GPIO_LDD13 | GPIO_LDD14 | GPIO_LDD15 | GPIO_SSP_TXD | \
|
||||
GPIO_SSP_SCLK | GPIO_SSP_SFRM | GPIO_SDLC_SCLK | \
|
||||
GPIO_SDLC_AAF | GPIO_UART_SCLK1 | GPIO_32_768kHz );
|
||||
GPLR = GPIO_GPIO18;
|
||||
GPDR = GPIO_LDD8 | GPIO_LDD9 | GPIO_LDD10 | GPIO_LDD11 | GPIO_LDD12 |
|
||||
GPIO_LDD13 | GPIO_LDD14 | GPIO_LDD15 | GPIO_SSP_TXD |
|
||||
GPIO_SSP_SCLK | GPIO_SSP_SFRM | GPIO_SDLC_SCLK |
|
||||
COLLIE_GPIO_UCB1x00_RESET | COLLIE_GPIO_nMIC_ON |
|
||||
COLLIE_GPIO_nREMOCON_ON | GPIO_32_768kHz;
|
||||
|
||||
// PPC pin setting
|
||||
PPDR = ( PPC_LDD0 | PPC_LDD1 | PPC_LDD2 | PPC_LDD3 | PPC_LDD4 | PPC_LDD5 | \
|
||||
PPC_LDD6 | PPC_LDD7 | PPC_L_PCLK | PPC_L_LCLK | PPC_L_FCLK | PPC_L_BIAS | \
|
||||
PPC_TXD1 | PPC_TXD2 | PPC_RXD2 | PPC_TXD3 | PPC_TXD4 | PPC_SCLK | PPC_SFRM );
|
||||
PPDR = PPC_LDD0 | PPC_LDD1 | PPC_LDD2 | PPC_LDD3 | PPC_LDD4 | PPC_LDD5 |
|
||||
PPC_LDD6 | PPC_LDD7 | PPC_L_PCLK | PPC_L_LCLK | PPC_L_FCLK | PPC_L_BIAS |
|
||||
PPC_TXD1 | PPC_TXD2 | PPC_TXD3 | PPC_TXD4 | PPC_SCLK | PPC_SFRM;
|
||||
|
||||
PSDR = ( PPC_RXD1 | PPC_RXD2 | PPC_RXD3 | PPC_RXD4 );
|
||||
PWER = COLLIE_GPIO_AC_IN | COLLIE_GPIO_CO | COLLIE_GPIO_ON_KEY |
|
||||
COLLIE_GPIO_WAKEUP | COLLIE_GPIO_nREMOCON_INT | PWER_RTC;
|
||||
|
||||
PGSR = COLLIE_GPIO_nREMOCON_ON;
|
||||
|
||||
PSDR = PPC_RXD1 | PPC_RXD2 | PPC_RXD3 | PPC_RXD4;
|
||||
|
||||
PCFR = PCFR_OPDE;
|
||||
|
||||
GAFR |= GPIO_32_768kHz;
|
||||
GPDR |= GPIO_32_768kHz;
|
||||
TUCR = TUCR_32_768kHz;
|
||||
|
||||
platform_scoop_config = &collie_pcmcia_config;
|
||||
|
||||
|
|
|
@ -34,9 +34,12 @@
|
|||
|
||||
#define COLLIE_GPIO_ON_KEY GPIO_GPIO (0)
|
||||
#define COLLIE_GPIO_AC_IN GPIO_GPIO (1)
|
||||
#define COLLIE_GPIO_SDIO_INT GPIO_GPIO (11)
|
||||
#define COLLIE_GPIO_CF_IRQ GPIO_GPIO (14)
|
||||
#define COLLIE_GPIO_nREMOCON_INT GPIO_GPIO (15)
|
||||
#define COLLIE_GPIO_UCB1x00_RESET GPIO_GPIO (16)
|
||||
#define COLLIE_GPIO_nMIC_ON GPIO_GPIO (17)
|
||||
#define COLLIE_GPIO_nREMOCON_ON GPIO_GPIO (18)
|
||||
#define COLLIE_GPIO_CO GPIO_GPIO (20)
|
||||
#define COLLIE_GPIO_MCP_CLK GPIO_GPIO (21)
|
||||
#define COLLIE_GPIO_CF_CD GPIO_GPIO (22)
|
||||
|
@ -49,6 +52,7 @@
|
|||
|
||||
#define COLLIE_IRQ_GPIO_ON_KEY IRQ_GPIO0
|
||||
#define COLLIE_IRQ_GPIO_AC_IN IRQ_GPIO1
|
||||
#define COLLIE_IRQ_GPIO_SDIO_IRQ IRQ_GPIO11
|
||||
#define COLLIE_IRQ_GPIO_CF_IRQ IRQ_GPIO14
|
||||
#define COLLIE_IRQ_GPIO_nREMOCON_INT IRQ_GPIO15
|
||||
#define COLLIE_IRQ_GPIO_CO IRQ_GPIO20
|
||||
|
|
Loading…
Reference in a new issue