mirror of
https://git.kernel.org/pub/scm/linux/kernel/git/stable/linux.git
synced 2024-09-27 04:47:05 +00:00
arm64: dts: sparx5: Add the Sparx5 switch node
This provides the configuration for the currently available evaluation boards PCB134 and PCB135. The series depends on the following series currently on its way into the kernel: - Sparx5 Reset Driver Link: https://lore.kernel.org/r/20210416084054.2922327-1-steen.hegelund@microchip.com/ Signed-off-by: Steen Hegelund <steen.hegelund@microchip.com> Signed-off-by: Lars Povlsen <lars.povlsen@microchip.com> Signed-off-by: Bjarni Jonasson <bjarni.jonasson@microchip.com> Signed-off-by: David S. Miller <davem@davemloft.net>
This commit is contained in:
Steen Hegelund
David S. Miller
parent
af4b11022e
commit
d0f482bb06
3 changed files with 1112 additions and 84 deletions
|
|
@ -135,9 +135,12 @@ mux: mux-controller {
|
|||
};
|
||||
};
|
||||
|
||||
reset@611010008 {
|
||||
compatible = "microchip,sparx5-chip-reset";
|
||||
reset: reset-controller@611010008 {
|
||||
compatible = "microchip,sparx5-switch-reset";
|
||||
reg = <0x6 0x11010008 0x4>;
|
||||
reg-names = "gcb";
|
||||
#reset-cells = <1>;
|
||||
cpu-syscon = <&cpu_ctrl>;
|
||||
};
|
||||
|
||||
uart0: serial@600100000 {
|
||||
|
|
@ -275,6 +278,21 @@ emmc_pins: emmc-pins {
|
|||
"GPIO_46", "GPIO_47";
|
||||
function = "emmc";
|
||||
};
|
||||
|
||||
miim1_pins: miim1-pins {
|
||||
pins = "GPIO_56", "GPIO_57";
|
||||
function = "miim";
|
||||
};
|
||||
|
||||
miim2_pins: miim2-pins {
|
||||
pins = "GPIO_58", "GPIO_59";
|
||||
function = "miim";
|
||||
};
|
||||
|
||||
miim3_pins: miim3-pins {
|
||||
pins = "GPIO_52", "GPIO_53";
|
||||
function = "miim";
|
||||
};
|
||||
};
|
||||
|
||||
sgpio0: gpio@61101036c {
|
||||
|
|
@ -285,6 +303,8 @@ sgpio0: gpio@61101036c {
|
|||
clocks = <&sys_clk>;
|
||||
pinctrl-0 = <&sgpio0_pins>;
|
||||
pinctrl-names = "default";
|
||||
resets = <&reset 0>;
|
||||
reset-names = "switch";
|
||||
reg = <0x6 0x1101036c 0x100>;
|
||||
sgpio_in0: gpio@0 {
|
||||
compatible = "microchip,sparx5-sgpio-bank";
|
||||
|
|
@ -292,6 +312,9 @@ sgpio_in0: gpio@0 {
|
|||
gpio-controller;
|
||||
#gpio-cells = <3>;
|
||||
ngpios = <96>;
|
||||
interrupts = <GIC_SPI 17 IRQ_TYPE_LEVEL_HIGH>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <3>;
|
||||
};
|
||||
sgpio_out0: gpio@1 {
|
||||
compatible = "microchip,sparx5-sgpio-bank";
|
||||
|
|
@ -310,6 +333,8 @@ sgpio1: gpio@611010484 {
|
|||
clocks = <&sys_clk>;
|
||||
pinctrl-0 = <&sgpio1_pins>;
|
||||
pinctrl-names = "default";
|
||||
resets = <&reset 0>;
|
||||
reset-names = "switch";
|
||||
reg = <0x6 0x11010484 0x100>;
|
||||
sgpio_in1: gpio@0 {
|
||||
compatible = "microchip,sparx5-sgpio-bank";
|
||||
|
|
@ -317,6 +342,9 @@ sgpio_in1: gpio@0 {
|
|||
gpio-controller;
|
||||
#gpio-cells = <3>;
|
||||
ngpios = <96>;
|
||||
interrupts = <GIC_SPI 18 IRQ_TYPE_LEVEL_HIGH>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <3>;
|
||||
};
|
||||
sgpio_out1: gpio@1 {
|
||||
compatible = "microchip,sparx5-sgpio-bank";
|
||||
|
|
@ -335,6 +363,8 @@ sgpio2: gpio@61101059c {
|
|||
clocks = <&sys_clk>;
|
||||
pinctrl-0 = <&sgpio2_pins>;
|
||||
pinctrl-names = "default";
|
||||
resets = <&reset 0>;
|
||||
reset-names = "switch";
|
||||
reg = <0x6 0x1101059c 0x100>;
|
||||
sgpio_in2: gpio@0 {
|
||||
reg = <0>;
|
||||
|
|
@ -342,6 +372,9 @@ sgpio_in2: gpio@0 {
|
|||
gpio-controller;
|
||||
#gpio-cells = <3>;
|
||||
ngpios = <96>;
|
||||
interrupts = <GIC_SPI 19 IRQ_TYPE_LEVEL_HIGH>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <3>;
|
||||
};
|
||||
sgpio_out2: gpio@1 {
|
||||
compatible = "microchip,sparx5-sgpio-bank";
|
||||
|
|
@ -386,5 +419,62 @@ tmon0: tmon@610508110 {
|
|||
#thermal-sensor-cells = <0>;
|
||||
clocks = <&ahb_clk>;
|
||||
};
|
||||
|
||||
mdio0: mdio@6110102b0 {
|
||||
compatible = "mscc,ocelot-miim";
|
||||
status = "disabled";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
reg = <0x6 0x110102b0 0x24>;
|
||||
};
|
||||
|
||||
mdio1: mdio@6110102d4 {
|
||||
compatible = "mscc,ocelot-miim";
|
||||
status = "disabled";
|
||||
pinctrl-0 = <&miim1_pins>;
|
||||
pinctrl-names = "default";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
reg = <0x6 0x110102d4 0x24>;
|
||||
};
|
||||
|
||||
mdio2: mdio@6110102f8 {
|
||||
compatible = "mscc,ocelot-miim";
|
||||
status = "disabled";
|
||||
pinctrl-0 = <&miim2_pins>;
|
||||
pinctrl-names = "default";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
reg = <0x6 0x110102d4 0x24>;
|
||||
};
|
||||
|
||||
mdio3: mdio@61101031c {
|
||||
compatible = "mscc,ocelot-miim";
|
||||
status = "disabled";
|
||||
pinctrl-0 = <&miim3_pins>;
|
||||
pinctrl-names = "default";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
reg = <0x6 0x1101031c 0x24>;
|
||||
};
|
||||
|
||||
serdes: serdes@10808000 {
|
||||
compatible = "microchip,sparx5-serdes";
|
||||
#phy-cells = <1>;
|
||||
clocks = <&sys_clk>;
|
||||
reg = <0x6 0x10808000 0x5d0000>;
|
||||
};
|
||||
|
||||
switch: switch@0x600000000 {
|
||||
compatible = "microchip,sparx5-switch";
|
||||
reg = <0x6 0 0x401000>,
|
||||
<0x6 0x10004000 0x7fc000>,
|
||||
<0x6 0x11010000 0xaf0000>;
|
||||
reg-names = "cpu", "dev", "gcb";
|
||||
interrupt-names = "xtr";
|
||||
interrupts = <GIC_SPI 30 IRQ_TYPE_LEVEL_HIGH>;
|
||||
resets = <&reset 0>;
|
||||
reset-names = "switch";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
|
|||
|
|
@ -7,30 +7,6 @@
|
|||
#include "sparx5_pcb_common.dtsi"
|
||||
|
||||
/{
|
||||
aliases {
|
||||
i2c0 = &i2c0;
|
||||
i2c100 = &i2c100;
|
||||
i2c101 = &i2c101;
|
||||
i2c102 = &i2c102;
|
||||
i2c103 = &i2c103;
|
||||
i2c104 = &i2c104;
|
||||
i2c105 = &i2c105;
|
||||
i2c106 = &i2c106;
|
||||
i2c107 = &i2c107;
|
||||
i2c108 = &i2c108;
|
||||
i2c109 = &i2c109;
|
||||
i2c110 = &i2c110;
|
||||
i2c111 = &i2c111;
|
||||
i2c112 = &i2c112;
|
||||
i2c113 = &i2c113;
|
||||
i2c114 = &i2c114;
|
||||
i2c115 = &i2c115;
|
||||
i2c116 = &i2c116;
|
||||
i2c117 = &i2c117;
|
||||
i2c118 = &i2c118;
|
||||
i2c119 = &i2c119;
|
||||
};
|
||||
|
||||
gpio-restart {
|
||||
compatible = "gpio-restart";
|
||||
gpios = <&gpio 37 GPIO_ACTIVE_LOW>;
|
||||
|
|
@ -298,17 +274,10 @@ gpio@1 {
|
|||
|
||||
&spi0 {
|
||||
status = "okay";
|
||||
spi@0 {
|
||||
compatible = "spi-mux";
|
||||
mux-controls = <&mux>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
reg = <0>; /* CS0 */
|
||||
spi-flash@9 {
|
||||
compatible = "jedec,spi-nor";
|
||||
spi-max-frequency = <8000000>;
|
||||
reg = <0x9>; /* SPI */
|
||||
};
|
||||
spi-flash@0 {
|
||||
compatible = "jedec,spi-nor";
|
||||
spi-max-frequency = <8000000>;
|
||||
reg = <0>;
|
||||
};
|
||||
};
|
||||
|
||||
|
|
@ -328,6 +297,33 @@ spi-flash@9 {
|
|||
};
|
||||
};
|
||||
|
||||
&sgpio0 {
|
||||
status = "okay";
|
||||
microchip,sgpio-port-ranges = <8 15>;
|
||||
gpio@0 {
|
||||
ngpios = <64>;
|
||||
};
|
||||
gpio@1 {
|
||||
ngpios = <64>;
|
||||
};
|
||||
};
|
||||
|
||||
&sgpio1 {
|
||||
status = "okay";
|
||||
microchip,sgpio-port-ranges = <24 31>;
|
||||
gpio@0 {
|
||||
ngpios = <64>;
|
||||
};
|
||||
gpio@1 {
|
||||
ngpios = <64>;
|
||||
};
|
||||
};
|
||||
|
||||
&sgpio2 {
|
||||
status = "okay";
|
||||
microchip,sgpio-port-ranges = <0 0>, <11 31>;
|
||||
};
|
||||
|
||||
&gpio {
|
||||
i2cmux_pins_i: i2cmux-pins-i {
|
||||
pins = "GPIO_16", "GPIO_17", "GPIO_18", "GPIO_19",
|
||||
|
|
@ -415,9 +411,9 @@ i2c0_emux: i2c0-emux@0 {
|
|||
|
||||
&i2c0_imux {
|
||||
pinctrl-names =
|
||||
"i2c100", "i2c101", "i2c102", "i2c103",
|
||||
"i2c104", "i2c105", "i2c106", "i2c107",
|
||||
"i2c108", "i2c109", "i2c110", "i2c111", "idle";
|
||||
"i2c_sfp1", "i2c_sfp2", "i2c_sfp3", "i2c_sfp4",
|
||||
"i2c_sfp5", "i2c_sfp6", "i2c_sfp7", "i2c_sfp8",
|
||||
"i2c_sfp9", "i2c_sfp10", "i2c_sfp11", "i2c_sfp12", "idle";
|
||||
pinctrl-0 = <&i2cmux_0>;
|
||||
pinctrl-1 = <&i2cmux_1>;
|
||||
pinctrl-2 = <&i2cmux_2>;
|
||||
|
|
@ -431,62 +427,62 @@ &i2c0_imux {
|
|||
pinctrl-10 = <&i2cmux_10>;
|
||||
pinctrl-11 = <&i2cmux_11>;
|
||||
pinctrl-12 = <&i2cmux_pins_i>;
|
||||
i2c100: i2c_sfp1 {
|
||||
i2c_sfp1: i2c_sfp1 {
|
||||
reg = <0x0>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c101: i2c_sfp2 {
|
||||
i2c_sfp2: i2c_sfp2 {
|
||||
reg = <0x1>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c102: i2c_sfp3 {
|
||||
i2c_sfp3: i2c_sfp3 {
|
||||
reg = <0x2>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c103: i2c_sfp4 {
|
||||
i2c_sfp4: i2c_sfp4 {
|
||||
reg = <0x3>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c104: i2c_sfp5 {
|
||||
i2c_sfp5: i2c_sfp5 {
|
||||
reg = <0x4>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c105: i2c_sfp6 {
|
||||
i2c_sfp6: i2c_sfp6 {
|
||||
reg = <0x5>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c106: i2c_sfp7 {
|
||||
i2c_sfp7: i2c_sfp7 {
|
||||
reg = <0x6>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c107: i2c_sfp8 {
|
||||
i2c_sfp8: i2c_sfp8 {
|
||||
reg = <0x7>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c108: i2c_sfp9 {
|
||||
i2c_sfp9: i2c_sfp9 {
|
||||
reg = <0x8>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c109: i2c_sfp10 {
|
||||
i2c_sfp10: i2c_sfp10 {
|
||||
reg = <0x9>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c110: i2c_sfp11 {
|
||||
i2c_sfp11: i2c_sfp11 {
|
||||
reg = <0xa>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c111: i2c_sfp12 {
|
||||
i2c_sfp12: i2c_sfp12 {
|
||||
reg = <0xb>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
|
@ -499,44 +495,413 @@ &gpio 60 GPIO_ACTIVE_HIGH
|
|||
&gpio 61 GPIO_ACTIVE_HIGH
|
||||
&gpio 54 GPIO_ACTIVE_HIGH>;
|
||||
idle-state = <0x8>;
|
||||
i2c112: i2c_sfp13 {
|
||||
i2c_sfp13: i2c_sfp13 {
|
||||
reg = <0x0>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c113: i2c_sfp14 {
|
||||
i2c_sfp14: i2c_sfp14 {
|
||||
reg = <0x1>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c114: i2c_sfp15 {
|
||||
i2c_sfp15: i2c_sfp15 {
|
||||
reg = <0x2>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c115: i2c_sfp16 {
|
||||
i2c_sfp16: i2c_sfp16 {
|
||||
reg = <0x3>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c116: i2c_sfp17 {
|
||||
i2c_sfp17: i2c_sfp17 {
|
||||
reg = <0x4>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c117: i2c_sfp18 {
|
||||
i2c_sfp18: i2c_sfp18 {
|
||||
reg = <0x5>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c118: i2c_sfp19 {
|
||||
i2c_sfp19: i2c_sfp19 {
|
||||
reg = <0x6>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c119: i2c_sfp20 {
|
||||
i2c_sfp20: i2c_sfp20 {
|
||||
reg = <0x7>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
};
|
||||
|
||||
&mdio3 {
|
||||
status = "ok";
|
||||
phy64: ethernet-phy@64 {
|
||||
reg = <28>;
|
||||
};
|
||||
};
|
||||
|
||||
&axi {
|
||||
sfp_eth12: sfp-eth12 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp1>;
|
||||
tx-disable-gpios = <&sgpio_out2 11 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 11 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 11 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 12 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth13: sfp-eth13 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp2>;
|
||||
tx-disable-gpios = <&sgpio_out2 12 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 12 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 12 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 13 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth14: sfp-eth14 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp3>;
|
||||
tx-disable-gpios = <&sgpio_out2 13 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 13 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 13 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 14 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth15: sfp-eth15 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp4>;
|
||||
tx-disable-gpios = <&sgpio_out2 14 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 14 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 14 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 15 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth48: sfp-eth48 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp5>;
|
||||
tx-disable-gpios = <&sgpio_out2 15 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 15 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 15 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 16 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth49: sfp-eth49 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp6>;
|
||||
tx-disable-gpios = <&sgpio_out2 16 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 16 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 16 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 17 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth50: sfp-eth50 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp7>;
|
||||
tx-disable-gpios = <&sgpio_out2 17 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 17 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 17 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 18 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth51: sfp-eth51 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp8>;
|
||||
tx-disable-gpios = <&sgpio_out2 18 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 18 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 18 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 19 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth52: sfp-eth52 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp9>;
|
||||
tx-disable-gpios = <&sgpio_out2 19 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 19 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 19 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 20 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth53: sfp-eth53 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp10>;
|
||||
tx-disable-gpios = <&sgpio_out2 20 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 20 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 20 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 21 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth54: sfp-eth54 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp11>;
|
||||
tx-disable-gpios = <&sgpio_out2 21 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 21 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 21 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 22 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth55: sfp-eth55 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp12>;
|
||||
tx-disable-gpios = <&sgpio_out2 22 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 22 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 22 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 23 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth56: sfp-eth56 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp13>;
|
||||
tx-disable-gpios = <&sgpio_out2 23 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 23 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 23 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 24 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth57: sfp-eth57 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp14>;
|
||||
tx-disable-gpios = <&sgpio_out2 24 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 24 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 24 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 25 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth58: sfp-eth58 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp15>;
|
||||
tx-disable-gpios = <&sgpio_out2 25 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 25 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 25 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 26 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth59: sfp-eth59 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp16>;
|
||||
tx-disable-gpios = <&sgpio_out2 26 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 26 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 26 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 27 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth60: sfp-eth60 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp17>;
|
||||
tx-disable-gpios = <&sgpio_out2 27 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 27 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 27 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 28 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth61: sfp-eth61 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp18>;
|
||||
tx-disable-gpios = <&sgpio_out2 28 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 28 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 28 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 29 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth62: sfp-eth62 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp19>;
|
||||
tx-disable-gpios = <&sgpio_out2 29 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 29 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 29 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 30 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth63: sfp-eth63 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp20>;
|
||||
tx-disable-gpios = <&sgpio_out2 30 1 GPIO_ACTIVE_LOW>;
|
||||
los-gpios = <&sgpio_in2 30 1 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 30 2 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 31 0 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
};
|
||||
|
||||
&switch {
|
||||
ethernet-ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
/* 10G SFPs */
|
||||
port12: port@12 {
|
||||
reg = <12>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 13>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth12>;
|
||||
microchip,sd-sgpio = <301>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port13: port@13 {
|
||||
reg = <13>;
|
||||
/* Example: CU SFP, 1G speed */
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 14>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth13>;
|
||||
microchip,sd-sgpio = <305>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port14: port@14 {
|
||||
reg = <14>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 15>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth14>;
|
||||
microchip,sd-sgpio = <309>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port15: port@15 {
|
||||
reg = <15>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 16>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth15>;
|
||||
microchip,sd-sgpio = <313>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port48: port@48 {
|
||||
reg = <48>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 17>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth48>;
|
||||
microchip,sd-sgpio = <317>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port49: port@49 {
|
||||
reg = <49>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 18>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth49>;
|
||||
microchip,sd-sgpio = <321>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port50: port@50 {
|
||||
reg = <50>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 19>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth50>;
|
||||
microchip,sd-sgpio = <325>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port51: port@51 {
|
||||
reg = <51>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 20>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth51>;
|
||||
microchip,sd-sgpio = <329>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port52: port@52 {
|
||||
reg = <52>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 21>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth52>;
|
||||
microchip,sd-sgpio = <333>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port53: port@53 {
|
||||
reg = <53>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 22>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth53>;
|
||||
microchip,sd-sgpio = <337>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port54: port@54 {
|
||||
reg = <54>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 23>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth54>;
|
||||
microchip,sd-sgpio = <341>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port55: port@55 {
|
||||
reg = <55>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 24>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth55>;
|
||||
microchip,sd-sgpio = <345>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
/* 25G SFPs */
|
||||
port56: port@56 {
|
||||
reg = <56>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 25>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth56>;
|
||||
microchip,sd-sgpio = <349>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port57: port@57 {
|
||||
reg = <57>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 26>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth57>;
|
||||
microchip,sd-sgpio = <353>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port58: port@58 {
|
||||
reg = <58>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 27>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth58>;
|
||||
microchip,sd-sgpio = <357>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port59: port@59 {
|
||||
reg = <59>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 28>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth59>;
|
||||
microchip,sd-sgpio = <361>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port60: port@60 {
|
||||
reg = <60>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 29>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth60>;
|
||||
microchip,sd-sgpio = <365>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port61: port@61 {
|
||||
reg = <61>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 30>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth61>;
|
||||
microchip,sd-sgpio = <369>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port62: port@62 {
|
||||
reg = <62>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 31>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth62>;
|
||||
microchip,sd-sgpio = <373>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port63: port@63 {
|
||||
reg = <63>;
|
||||
microchip,bandwidth = <10000>;
|
||||
phys = <&serdes 32>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth63>;
|
||||
microchip,sd-sgpio = <377>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
/* Finally the Management interface */
|
||||
port64: port@64 {
|
||||
reg = <64>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 0>;
|
||||
phy-handle = <&phy64>;
|
||||
phy-mode = "sgmii";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
|
|||
|
|
@ -7,14 +7,6 @@
|
|||
#include "sparx5_pcb_common.dtsi"
|
||||
|
||||
/{
|
||||
aliases {
|
||||
i2c0 = &i2c0;
|
||||
i2c152 = &i2c152;
|
||||
i2c153 = &i2c153;
|
||||
i2c154 = &i2c154;
|
||||
i2c155 = &i2c155;
|
||||
};
|
||||
|
||||
gpio-restart {
|
||||
compatible = "gpio-restart";
|
||||
gpios = <&gpio 37 GPIO_ACTIVE_LOW>;
|
||||
|
|
@ -97,17 +89,10 @@ i2cmux_s32: i2cmux-3 {
|
|||
|
||||
&spi0 {
|
||||
status = "okay";
|
||||
spi@0 {
|
||||
compatible = "spi-mux";
|
||||
mux-controls = <&mux>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
reg = <0>; /* CS0 */
|
||||
spi-flash@9 {
|
||||
compatible = "jedec,spi-nor";
|
||||
spi-max-frequency = <8000000>;
|
||||
reg = <0x9>; /* SPI */
|
||||
};
|
||||
spi-flash@0 {
|
||||
compatible = "jedec,spi-nor";
|
||||
spi-max-frequency = <8000000>;
|
||||
reg = <0>;
|
||||
};
|
||||
};
|
||||
|
||||
|
|
@ -138,6 +123,11 @@ gpio@1 {
|
|||
};
|
||||
};
|
||||
|
||||
&sgpio2 {
|
||||
status = "okay";
|
||||
microchip,sgpio-port-ranges = <0 0>, <16 18>, <28 31>;
|
||||
};
|
||||
|
||||
&axi {
|
||||
i2c0_imux: i2c0-imux@0 {
|
||||
compatible = "i2c-mux-pinctrl";
|
||||
|
|
@ -149,31 +139,614 @@ i2c0_imux: i2c0-imux@0 {
|
|||
|
||||
&i2c0_imux {
|
||||
pinctrl-names =
|
||||
"i2c152", "i2c153", "i2c154", "i2c155",
|
||||
"i2c_sfp1", "i2c_sfp2", "i2c_sfp3", "i2c_sfp4",
|
||||
"idle";
|
||||
pinctrl-0 = <&i2cmux_s29>;
|
||||
pinctrl-1 = <&i2cmux_s30>;
|
||||
pinctrl-2 = <&i2cmux_s31>;
|
||||
pinctrl-3 = <&i2cmux_s32>;
|
||||
pinctrl-4 = <&i2cmux_pins_i>;
|
||||
i2c152: i2c_sfp1 {
|
||||
i2c_sfp1: i2c_sfp1 {
|
||||
reg = <0x0>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c153: i2c_sfp2 {
|
||||
i2c_sfp2: i2c_sfp2 {
|
||||
reg = <0x1>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c154: i2c_sfp3 {
|
||||
i2c_sfp3: i2c_sfp3 {
|
||||
reg = <0x2>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
i2c155: i2c_sfp4 {
|
||||
i2c_sfp4: i2c_sfp4 {
|
||||
reg = <0x3>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
};
|
||||
};
|
||||
|
||||
&axi {
|
||||
sfp_eth60: sfp-eth60 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp1>;
|
||||
tx-disable-gpios = <&sgpio_out2 28 0 GPIO_ACTIVE_LOW>;
|
||||
rate-select0-gpios = <&sgpio_out2 28 1 GPIO_ACTIVE_HIGH>;
|
||||
los-gpios = <&sgpio_in2 28 0 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 28 1 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 28 2 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth61: sfp-eth61 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp2>;
|
||||
tx-disable-gpios = <&sgpio_out2 29 0 GPIO_ACTIVE_LOW>;
|
||||
rate-select0-gpios = <&sgpio_out2 29 1 GPIO_ACTIVE_HIGH>;
|
||||
los-gpios = <&sgpio_in2 29 0 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 29 1 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 29 2 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth62: sfp-eth62 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp3>;
|
||||
tx-disable-gpios = <&sgpio_out2 30 0 GPIO_ACTIVE_LOW>;
|
||||
rate-select0-gpios = <&sgpio_out2 30 1 GPIO_ACTIVE_HIGH>;
|
||||
los-gpios = <&sgpio_in2 30 0 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 30 1 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 30 2 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
sfp_eth63: sfp-eth63 {
|
||||
compatible = "sff,sfp";
|
||||
i2c-bus = <&i2c_sfp4>;
|
||||
tx-disable-gpios = <&sgpio_out2 31 0 GPIO_ACTIVE_LOW>;
|
||||
rate-select0-gpios = <&sgpio_out2 31 1 GPIO_ACTIVE_HIGH>;
|
||||
los-gpios = <&sgpio_in2 31 0 GPIO_ACTIVE_HIGH>;
|
||||
mod-def0-gpios = <&sgpio_in2 31 1 GPIO_ACTIVE_LOW>;
|
||||
tx-fault-gpios = <&sgpio_in2 31 2 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
};
|
||||
|
||||
&mdio0 {
|
||||
status = "ok";
|
||||
phy0: ethernet-phy@0 {
|
||||
reg = <0>;
|
||||
};
|
||||
phy1: ethernet-phy@1 {
|
||||
reg = <1>;
|
||||
};
|
||||
phy2: ethernet-phy@2 {
|
||||
reg = <2>;
|
||||
};
|
||||
phy3: ethernet-phy@3 {
|
||||
reg = <3>;
|
||||
};
|
||||
phy4: ethernet-phy@4 {
|
||||
reg = <4>;
|
||||
};
|
||||
phy5: ethernet-phy@5 {
|
||||
reg = <5>;
|
||||
};
|
||||
phy6: ethernet-phy@6 {
|
||||
reg = <6>;
|
||||
};
|
||||
phy7: ethernet-phy@7 {
|
||||
reg = <7>;
|
||||
};
|
||||
phy8: ethernet-phy@8 {
|
||||
reg = <8>;
|
||||
};
|
||||
phy9: ethernet-phy@9 {
|
||||
reg = <9>;
|
||||
};
|
||||
phy10: ethernet-phy@10 {
|
||||
reg = <10>;
|
||||
};
|
||||
phy11: ethernet-phy@11 {
|
||||
reg = <11>;
|
||||
};
|
||||
phy12: ethernet-phy@12 {
|
||||
reg = <12>;
|
||||
};
|
||||
phy13: ethernet-phy@13 {
|
||||
reg = <13>;
|
||||
};
|
||||
phy14: ethernet-phy@14 {
|
||||
reg = <14>;
|
||||
};
|
||||
phy15: ethernet-phy@15 {
|
||||
reg = <15>;
|
||||
};
|
||||
phy16: ethernet-phy@16 {
|
||||
reg = <16>;
|
||||
};
|
||||
phy17: ethernet-phy@17 {
|
||||
reg = <17>;
|
||||
};
|
||||
phy18: ethernet-phy@18 {
|
||||
reg = <18>;
|
||||
};
|
||||
phy19: ethernet-phy@19 {
|
||||
reg = <19>;
|
||||
};
|
||||
phy20: ethernet-phy@20 {
|
||||
reg = <20>;
|
||||
};
|
||||
phy21: ethernet-phy@21 {
|
||||
reg = <21>;
|
||||
};
|
||||
phy22: ethernet-phy@22 {
|
||||
reg = <22>;
|
||||
};
|
||||
phy23: ethernet-phy@23 {
|
||||
reg = <23>;
|
||||
};
|
||||
};
|
||||
|
||||
&mdio1 {
|
||||
status = "ok";
|
||||
phy24: ethernet-phy@24 {
|
||||
reg = <0>;
|
||||
};
|
||||
phy25: ethernet-phy@25 {
|
||||
reg = <1>;
|
||||
};
|
||||
phy26: ethernet-phy@26 {
|
||||
reg = <2>;
|
||||
};
|
||||
phy27: ethernet-phy@27 {
|
||||
reg = <3>;
|
||||
};
|
||||
phy28: ethernet-phy@28 {
|
||||
reg = <4>;
|
||||
};
|
||||
phy29: ethernet-phy@29 {
|
||||
reg = <5>;
|
||||
};
|
||||
phy30: ethernet-phy@30 {
|
||||
reg = <6>;
|
||||
};
|
||||
phy31: ethernet-phy@31 {
|
||||
reg = <7>;
|
||||
};
|
||||
phy32: ethernet-phy@32 {
|
||||
reg = <8>;
|
||||
};
|
||||
phy33: ethernet-phy@33 {
|
||||
reg = <9>;
|
||||
};
|
||||
phy34: ethernet-phy@34 {
|
||||
reg = <10>;
|
||||
};
|
||||
phy35: ethernet-phy@35 {
|
||||
reg = <11>;
|
||||
};
|
||||
phy36: ethernet-phy@36 {
|
||||
reg = <12>;
|
||||
};
|
||||
phy37: ethernet-phy@37 {
|
||||
reg = <13>;
|
||||
};
|
||||
phy38: ethernet-phy@38 {
|
||||
reg = <14>;
|
||||
};
|
||||
phy39: ethernet-phy@39 {
|
||||
reg = <15>;
|
||||
};
|
||||
phy40: ethernet-phy@40 {
|
||||
reg = <16>;
|
||||
};
|
||||
phy41: ethernet-phy@41 {
|
||||
reg = <17>;
|
||||
};
|
||||
phy42: ethernet-phy@42 {
|
||||
reg = <18>;
|
||||
};
|
||||
phy43: ethernet-phy@43 {
|
||||
reg = <19>;
|
||||
};
|
||||
phy44: ethernet-phy@44 {
|
||||
reg = <20>;
|
||||
};
|
||||
phy45: ethernet-phy@45 {
|
||||
reg = <21>;
|
||||
};
|
||||
phy46: ethernet-phy@46 {
|
||||
reg = <22>;
|
||||
};
|
||||
phy47: ethernet-phy@47 {
|
||||
reg = <23>;
|
||||
};
|
||||
};
|
||||
|
||||
&mdio3 {
|
||||
status = "ok";
|
||||
phy64: ethernet-phy@64 {
|
||||
reg = <28>;
|
||||
};
|
||||
};
|
||||
|
||||
&switch {
|
||||
ethernet-ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port0: port@0 {
|
||||
reg = <0>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 13>;
|
||||
phy-handle = <&phy0>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port1: port@1 {
|
||||
reg = <1>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 13>;
|
||||
phy-handle = <&phy1>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port2: port@2 {
|
||||
reg = <2>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 13>;
|
||||
phy-handle = <&phy2>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port3: port@3 {
|
||||
reg = <3>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 13>;
|
||||
phy-handle = <&phy3>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port4: port@4 {
|
||||
reg = <4>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 14>;
|
||||
phy-handle = <&phy4>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port5: port@5 {
|
||||
reg = <5>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 14>;
|
||||
phy-handle = <&phy5>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port6: port@6 {
|
||||
reg = <6>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 14>;
|
||||
phy-handle = <&phy6>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port7: port@7 {
|
||||
reg = <7>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 14>;
|
||||
phy-handle = <&phy7>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port8: port@8 {
|
||||
reg = <8>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 15>;
|
||||
phy-handle = <&phy8>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port9: port@9 {
|
||||
reg = <9>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 15>;
|
||||
phy-handle = <&phy9>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port10: port@10 {
|
||||
reg = <10>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 15>;
|
||||
phy-handle = <&phy10>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port11: port@11 {
|
||||
reg = <11>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 15>;
|
||||
phy-handle = <&phy11>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port12: port@12 {
|
||||
reg = <12>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 16>;
|
||||
phy-handle = <&phy12>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port13: port@13 {
|
||||
reg = <13>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 16>;
|
||||
phy-handle = <&phy13>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port14: port@14 {
|
||||
reg = <14>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 16>;
|
||||
phy-handle = <&phy14>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port15: port@15 {
|
||||
reg = <15>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 16>;
|
||||
phy-handle = <&phy15>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port16: port@16 {
|
||||
reg = <16>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 17>;
|
||||
phy-handle = <&phy16>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port17: port@17 {
|
||||
reg = <17>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 17>;
|
||||
phy-handle = <&phy17>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port18: port@18 {
|
||||
reg = <18>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 17>;
|
||||
phy-handle = <&phy18>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port19: port@19 {
|
||||
reg = <19>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 17>;
|
||||
phy-handle = <&phy19>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port20: port@20 {
|
||||
reg = <20>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 18>;
|
||||
phy-handle = <&phy20>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port21: port@21 {
|
||||
reg = <21>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 18>;
|
||||
phy-handle = <&phy21>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port22: port@22 {
|
||||
reg = <22>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 18>;
|
||||
phy-handle = <&phy22>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port23: port@23 {
|
||||
reg = <23>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 18>;
|
||||
phy-handle = <&phy23>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port24: port@24 {
|
||||
reg = <24>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 19>;
|
||||
phy-handle = <&phy24>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port25: port@25 {
|
||||
reg = <25>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 19>;
|
||||
phy-handle = <&phy25>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port26: port@26 {
|
||||
reg = <26>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 19>;
|
||||
phy-handle = <&phy26>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port27: port@27 {
|
||||
reg = <27>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 19>;
|
||||
phy-handle = <&phy27>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port28: port@28 {
|
||||
reg = <28>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 20>;
|
||||
phy-handle = <&phy28>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port29: port@29 {
|
||||
reg = <29>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 20>;
|
||||
phy-handle = <&phy29>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port30: port@30 {
|
||||
reg = <30>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 20>;
|
||||
phy-handle = <&phy30>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port31: port@31 {
|
||||
reg = <31>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 20>;
|
||||
phy-handle = <&phy31>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port32: port@32 {
|
||||
reg = <32>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 21>;
|
||||
phy-handle = <&phy32>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port33: port@33 {
|
||||
reg = <33>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 21>;
|
||||
phy-handle = <&phy33>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port34: port@34 {
|
||||
reg = <34>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 21>;
|
||||
phy-handle = <&phy34>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port35: port@35 {
|
||||
reg = <35>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 21>;
|
||||
phy-handle = <&phy35>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port36: port@36 {
|
||||
reg = <36>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 22>;
|
||||
phy-handle = <&phy36>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port37: port@37 {
|
||||
reg = <37>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 22>;
|
||||
phy-handle = <&phy37>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port38: port@38 {
|
||||
reg = <38>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 22>;
|
||||
phy-handle = <&phy38>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port39: port@39 {
|
||||
reg = <39>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 22>;
|
||||
phy-handle = <&phy39>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port40: port@40 {
|
||||
reg = <40>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 23>;
|
||||
phy-handle = <&phy40>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port41: port@41 {
|
||||
reg = <41>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 23>;
|
||||
phy-handle = <&phy41>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port42: port@42 {
|
||||
reg = <42>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 23>;
|
||||
phy-handle = <&phy42>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port43: port@43 {
|
||||
reg = <43>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 23>;
|
||||
phy-handle = <&phy43>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port44: port@44 {
|
||||
reg = <44>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 24>;
|
||||
phy-handle = <&phy44>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port45: port@45 {
|
||||
reg = <45>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 24>;
|
||||
phy-handle = <&phy45>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port46: port@46 {
|
||||
reg = <46>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 24>;
|
||||
phy-handle = <&phy46>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
port47: port@47 {
|
||||
reg = <47>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 24>;
|
||||
phy-handle = <&phy47>;
|
||||
phy-mode = "qsgmii";
|
||||
};
|
||||
/* Then the 25G interfaces */
|
||||
port60: port@60 {
|
||||
reg = <60>;
|
||||
microchip,bandwidth = <25000>;
|
||||
phys = <&serdes 29>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth60>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port61: port@61 {
|
||||
reg = <61>;
|
||||
microchip,bandwidth = <25000>;
|
||||
phys = <&serdes 30>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth61>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port62: port@62 {
|
||||
reg = <62>;
|
||||
microchip,bandwidth = <25000>;
|
||||
phys = <&serdes 31>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth62>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
port63: port@63 {
|
||||
reg = <63>;
|
||||
microchip,bandwidth = <25000>;
|
||||
phys = <&serdes 32>;
|
||||
phy-mode = "10gbase-r";
|
||||
sfp = <&sfp_eth63>;
|
||||
managed = "in-band-status";
|
||||
};
|
||||
/* Finally the Management interface */
|
||||
port64: port@64 {
|
||||
reg = <64>;
|
||||
microchip,bandwidth = <1000>;
|
||||
phys = <&serdes 0>;
|
||||
phy-handle = <&phy64>;
|
||||
phy-mode = "sgmii";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
|
|||
Loading…
Reference in a new issue